【時報-台北電】AI算力需求持續擴張，北美雲端服務供應商（CSP）為降低晶片成本並分散供應風險，客製化晶片合作模式正由單一ASIC業者統包，轉向客戶主導的COT（Customer Owned Tooling）模式。隨Google擴大與AMD、Marvell及聯發科等業者合作，AI ASIC市場逐步走向多供應商、Chiplet分工，聯發科、世芯-KY、創意等台廠亦迎來新一輪卡位戰。

　業界指出，傳統ASIC模式由供應商包辦IP、設計、晶圓製造、封裝測試與量產，並向客戶提供完整晶片，COT則由CSP掌握晶片架構與前端設計，再分別尋找實體設計、IP、晶圓代工及先進封裝夥伴，並逐項拆解成本。隨AI晶片規模擴大，運算晶粒、I/O晶粒、記憶體晶粒及高速傳輸介面甚至可能交由不同業者負責，ASIC供應鏈因此更加碎片化。

　Google近期擴大自研晶片生態系，除既有合作夥伴外，傳出也將與AMD合作，承接更多AI ASIC任務。Marvell亦宣布與Google簽署涵蓋AI處理器、儲存及網路晶片的廣泛合作協議。市場解讀，Google正降低對單一統包供應商的依賴，為不同世代與工作負載建立多元供應體系。

　不過，供應商增加不等於既有專案遭到轉單。法人分析，聯發科已取得並執行中的2027年至2028年ASIC專案，與後續世代重新競標應分開觀察。聯發科首顆AI加速器預計2026年第四季量產，2026年資料中心營收將超過20億美元，第二顆ASIC亦進入先進封裝驗證階段，預計2028年放量。公司並將2027年AI加速器市場機會上調至800億美元，目標市占率��15％至20％。世芯-KY亦直指COT已成為明確產業趨勢。公司表示，在典型COT架構下，CSP負責前端設計與架構，世芯則可承接實體設計，並與台積及封測夥伴共同完成量產。(新聞來源 : 工商時報一張珈睿／台北報導)